ПО ЗАРУБЕЖНОЙ ЭЛЕКТРОННОЙ ТЕХНИКЕ - Экспресс-информация - ЦНИИ ...
←
→
Транскрипция содержимого страницы
Если ваш браузер не отображает страницу правильно, пожалуйста, читайте содержимое страницы ниже
Выпуск 5 (6729) от 11 марта 2021 г.
Экспресс-информация
ПО ЗАРУБЕЖНОЙ
ЭЛЕКТРОННОЙ ТЕХНИКЕ
Оживление интереса
к технологии FD‑SOI
Новые транзисторные
структуры для 3/2‑нм
технологий
Энергонезависимые
схемы памяти –
перспективы развития
Анализ рынка ИС КНР
Состояние производственной
базы микроэлектроники
ISSN 2500-3844
СЕГОДНЯ В ВЫПУСКЕ
1 Компетентное мнение Издатель
АО «ЦНИИ «Электроника»
Главный редактор
3 Оживление интереса к технологии Алена Фомина, д. э. н., доц.
FD‑SOI Авторы материалов
Михаил Макушин,
11 Новые транзисторные структуры для
Анастасия Хомчик,
Иван Черепанов
3/2‑нм технологий
Над выпуском работали
Григорий Арифулин,
20 Энергонезависимые схемы памяти – Людмила Железнова,
перспективы развития Анастасия Никитина
Реклама
publish@instel.ru
23 Анализ рынка ИС КНР +7 (495) 940-65-24
Адрес редакции
127299, г. Москва,
26 Состояние производственной базы
ул. Космонавта Волкова, д. 12
+7 (495) 940-65-24
микроэлектроники www.instel.ru
publish@instel.ru
29 Перспективы развития Экспресс-информация
автомобильной памяти по зарубежной электронной
технике издается с 1971 г.,
в электронной версии – с 2003 г.
33 Перспективы на 2021 г.: какими
будут электромобили, подключенные Издание зарегистрировано
в Федеральной
автомобили и программное службе по надзору
обеспечение за соблюдением
законодательства в сфере
массовых коммуникаций
40 РЧ-фильтры для технологии 5G и охране культурного наследия
от Resonant (свидетельство ПИ № 77–13626
от 20 сентября 2002 г.).
44 Обзор технологических инвестиций
46 Глоссарий
Компетентное мнение
Развитие технологии полностью обеднен- 3,5 тыс. долл. (для 20‑нм процессов – чуть
ного «кремния-на-изоляторе» (fully-depleted меньше 3,0 тыс. долл.). Дальнейшее масштаби-
silicon-on-insulator, FD-SOI) наглядно иллюстри- рование вынуждает производителей на уров-
рует древнюю мудрость «все новое – это хоро- не проектных норм менее 5 нм отказываться
шо забытое старое». Разумеется, с оговорка- от FinFET-архитектуры в пользу транзисторов
ми. Концепция «кремний-на-изоляторе» (КНИ) с круговыми затворами (gate-all-around, GAA)
появилась еще в 1964 г. В 1979‑м специалисты на основе нанолистов, однако перспективы
корпорации Texas Instruments представили FD-SOI-технологии более благоприятны.
первый МОП полевой транзистор (MOSFET), Наиболее популярная на сегодня FD-SOI-
реализованный по КНИ-технологии, первые платформа – 22FDX корпорации GlobalFound-
коммерчески доступные приборы появились ries, предлагающая FinFET-подобные характе-
в 1995 г., а собственно FD-SOI-технология – ристики и энергоэффективность по стоимости,
позднее, в середине 2000‑х. Еще в 2013 г. ее сопоставимой с 28‑нм планарным монолит-
наиболее активным сторонником была кор- ным КМОП-процессом (при этом по сравне-
порация STMicroelectronics, а в числе против- нию с 22‑нм FinFET площадь кристалла меньше
ников находились Samsung и TSMC, продви- на 20%, а число используемых шаблонов –
гавшие FinFET-технологию. Теперь же и TSMC, на 10%). Кроме того, в производстве 22FDX-
и GlobalFoundries активно развивают FD-SOI- процесс требует почти на 50% меньшего числа
технологию, не отстает от них и Samsung. слоев, формируемых при помощи иммерсион-
В чем преимущества FD-SOI-технологии ной литографии, чем 22‑нм FinFET-процесс. Не-
по сравнению с планарной монолитной КМОП- давно GlobalFoundries представила платформу
технологией? В снижении потребляемой мощ- 22FDX+, ориентированную на широкий спектр
ности, тока утечки и уменьшении размеров приложений. Выпуск приборов на ее основе
кристалла ИС, а также в возможности роста намечен уже на I кв. 2021 г. У GlobalFoundries
производительности. Основное отличие – есть и перспективная платформа – 12FDX,
в наличии ультратонкого заглубленного оксид- представленная еще в 2016 г. Предполагалось,
ного слоя и тонкого канала. Сама архитектура что приборы на ее основе будут выведены
делает эксплуатационные характеристики FD- на рынок в 2019‑м, но потом планы измени-
SOI-транзисторов более предсказуемыми, чем лись. Сейчас руководство компании намерено
у монолитных МОП-транзисторов, и дает воз- «выжать все, что возможно» из платформы
можность выхода на ультрамалую потребляе- 22FDX и только потом переходить к 12FDX, тем
мую мощность. По сравнению с FinFET FD-SOI- более что в настоящее время эта платформа
приборы проще в изготовлении, в то же время попросту избыточна. Более сложные приборы
обе технологии совместимы – 3D-FinFET впол- для новых приложений, для которых действи-
не реализуемы на основе FD-SOI. Издержки тельно будет жизненно необходима платфор-
производства в пересчете на одну условную ма 12FDX, еще предстоит разработать.
пластину при 16/14‑нм FinFET-процессе оцени-
ваются примерно в 4,0 тыс. долл., а с использо- Михаил Макушин,
ванием FD-SOI и монолитного КМОП-процесса главный специалист отдела научно-
с такими же проектными нормами – не более технического планирования РЭП
Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г. 1
Микроэлектроника
Оживление интереса
к технологии FD‑SOI
Ключевые слова: архитектура, потребляемая мощность, транзисторы,
производительность, технологический процесс.
В прошлом номере начата публикация статьи о технологии полностью обедненного «кремния-на-
изоляторе» (full-depleted silicon-on-insulator, FD-SOI) и последних достижениях, которые вновь ожи-
вили интерес к ее использованию. Были затронуты вопросы основных преимуществ технологии
и оптимизации энергопотребления изготовленных с ее применением приборов. В этом выпуске
рассматриваются вопросы аналоговой схемотехники, технологий ультранизкой потребляемой
мощности фирм Mixel и NXP, а также роли СФ-блоков фирмы Mixel в экосистеме FD-SOI.
Проектирование приборов с малой потреб наблюдалось лучшее масштабирование циф-
ляемой мощностью – одна из важных задач ровой схемотехники по сравнению с анало-
наших дней, как и проектирование аналоговых говой. Итогом введения новых геометрий ИС
приборов. Применение технологии FD-SOI при с элементами уменьшенных размеров часто
реализации аналоговых и цифро-аналоговых становятся паразитные явления и разброс па-
конструкций обеспечивает ряд преимуществ, раметров процесса, что усложняет работу про-
среди которых можно отметить: ектировщиков аналоговых приборов. Это осо-
бенно верно для монолитных КМОП-структур,
• лучшее усиление (т. е. транскондуктив- где различные негативные явления часто
ность к току стока); группируются как эффекты короткого канала
• более высокую пропускную способность; (short channel effects, SCE).
• улучшенные возможности согласования Современные «системы-на-кристалле» (SoC)
параметров. по большей части состоят из цифровых блоков
и элементов. Поэтому проектировщикам ана-
В зависимости от типа разрабатываемых логовых приборов и поставщикам аналоговых
аналоговых и цифро-аналоговых СФ-блоков1 СФ-блоков приходится делать свои конструк-
применение FD-SOI может обеспечить одно или ции максимально совместимыми с технологи-
несколько преимуществ по сравнению с ис- ческими процессами, получившими наиболь-
пользованием монолитного КМОП-процесса. шее распространение у «цифровых» клиентов.
Стоит отметить, что объем преимуществ, полу- С ретроспективной точки зрения доминиру-
чаемых в последние 10 лет при масштабиро- ющий ныне монолитный КМОП-процесс был
вании монолитных КМОП-приборов, постоян- достаточно недорогим производственным ре-
но снижался (рис. 1). шением. Но по мере масштабирования ниже
Даже до возникших недавно проблем 28‑нм технологического уровня и освоения
с дальнейшим действием т. н. закона Мура архитектуры FinFET на уровне 16/14‑нм проект-
Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г. 3
Микроэлектроника zet.instel.ru
Усиление, 1/В
28‑нм FD-SOI-транзистор
28‑нм монолитный транзистор
с малой потребляемой мощностью
Источник: EE Times
Длина затвора (м)
1E–8 1E–7 1E–6 1E–5
Рисунок 1. Отношение усиления и длины затвора 28‑нм FD-SOI и монолитных маломощных
транзисторов
ных норм проблема перестала быть чисто тех- (Gm), играющая важную роль в усилении, су-
нической, существенно выросла значимость щественной характеристике многих аналого-
ее экономического аспекта. Масштабирование вых функций. Этот показатель важен как один
теперь может оказаться слишком дорогим под- из индикаторов тока возбуждения на основе
ходом для изделий с коротким жизненным ци- входного напряжения в отдельном транзисто-
клом и малыми объемами производства. ре. Отношение транскондуктивности к току
Кроме того, появление рынка Интернета стока – Gm/Id – является показателем эффек-
вещей открывает множество вертикально- тивности транскондуктивности.
организованных рынков – потребительских, Как показано на рис. 1, FD-SOI-приборы
промышленных и медицинских систем, умных с 28‑нм проектными нормами обладают
домов и носимой электроники2. Все подоб- лучшей транскондуктивностью на длину за-
ные приборы и системы могут извлечь выгоду твора по сравнению с монолитными КМОП-
из преимуществ, обеспечиваемых аналоговы- приборами, реализованными по тем же про-
ми FD-SOI-конструкциями. Изделия для нового ектным нормам. Это обеспечивает лучшую
поколения приборов Интернета вещей требуют эффективность перехода при данных токе
правильного сочетания таких факторов, как стока и площади транзистора (ширина/дли-
длительность цикла вывода новинки на рынок, на, W/L). Таким образом, 28‑нм FD-SOI-процесс
малой потребляемой мощности, внутрикри- не только обеспечивает лучшую Gm на осно-
стальной (встроенной) флэш-памяти, межсое- ве стандартного масштабирования, но и луч-
динений устройств ввода–вывода и радио- или шее внутреннее, или «собственное», усиление
аналоговых блоков. Технология FD-SOI позво- (Gm⋅R0) благодаря своему тонкому каналу, бо-
ляет наилучшим образом сочетать эти параме- лее низкой емкости затвора (Cox) и меньшим
тры, обеспечивая лучшую производительность, значениям других SCE-параметров (эффектов
меньшие потребляемую мощность и издержки короткого канала). Дальнейшее улучшение
без необходимости перехода к более дорого- происходит за счет методики проектирования
стоящим процессам на основе FinFET. аналоговых приборов с использованием то-
Если подробнее рассмотреть показатели пологий токового зеркала3 с более высоким
надежности (figures of merit, FOM), предостав- выходным сопротивлением. Это приводит
ляемые проектировщику FD-SOI-процессом, к меньшему ухудшению выходного сопротив-
можно увидеть и другие. Один из наиболее ления (R0), благодаря чему достигается макси-
важных показателей при проектировании мальный коэффициент усиления прибора, до-
аналоговых приборов – транскондуктивность стижимый в рамках данного процесса.
4 Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г.
zet.instel.ru Микроэлектроника
Технология FD-SOI лучше подходит для ана- метрика у FD-SOI-устройств лучше, чем у мо-
логовых приложений, где одной из основных нолитных КМОП-устройств.
задач проектирования является транскон- Показатель fmax – это частота, на которой ко-
дуктивность или более эффективное усиле- эффициент усиления мощности равен единице
ние. Следует учитывать, что для каждой кон- (0 дБ). Также fmax указывает на максимальную
кретной длины транзистора (L) у аналоговых частоту колебаний. Кроме того, fmax считается
транзисторов ширина (W) больше, за счет чего лучшим показателем FOM, чем ft, так как учи-
и достигается более высокая Gm. В аналоговых тывает паразитные SCE-явления монолитных
конструкциях монолитных КМОП-приборов КМОП-устройств. Упрощенное соотношение
проектировщики обычно избегают малых fmax и ft можно выразить как (2):
значений длины транзистора, поскольку при
меньших геометриях процесса уменьшается
коэффициент самоусиления (т. е. увеличива- (2)
ются эффекты короткого канала). Технология
FD-SOI смягчает это ухудшение и обеспечива-
ет сохранение производительности при умень- В FD-SOI-процессе коэффициент усиления
шении площади (W⋅L). мощности и максимальная частота колебаний
Два других показателя FOM, имеющие транзисторов лучше из-за более высокой ft.
большое значение при проектировании ана- Отношение ft/fmax 28‑нм FD-SOI-транзисторов
логовых приборов, это ft и fmax. Эти параметры сопоставимо с аналогичным показателем
обеспечивают соответственно измерение ко- 16/14‑нм FinFET-транзисторов, снижение Gm
эффициента усиления по току и коэффициен- даже больше, как и снижение суммарной ем-
та усиления по мощности в зависимости от ча- кости (затвор и область истока–стока). В це-
стоты. Показатель ft – это частота, на которой лом увеличение тока и коэффициента усиле-
коэффициент усиления по току равен единице ния мощности увеличивает максимальную
(или 0 дБ) (уравнение 1). скорость передачи данных, позволяя FD-SOI-
транзисторам поддерживать более высоко-
(1) производительные аналоговые СФ-блоки (на-
пример, быстродействующие SERDES5).
Упрощенно ft можно рассматривать как Еще одна проблема проектировщиков ана-
пропорциональную транскондуктивности логовых приборов, ключевая для достиже-
по емкости затвора и примерно пропорцио ния высокой производительности и высокой
нальную обратному квадрату длины тран- точности, – это топология схемы. Плохой вы-
зистора (L2). При малом усилении сигнала, бор топологии транзисторов ведет к рассо-
по мере увеличения входной частоты, на- гласованию параметров, что отрицательно
пряжение насыщения затвор–исток (Vgs)4 воздействует на производительность схемы.
уменьшается, уменьшая выходной ток ID, за- Транзисторные архитектуры, определяемые
даваемый Gm⋅Vgs/CTOT, игнорируя (на данный данным процессом, а также размерность
момент) сопротивление. Это показывает, что ширины и длины транзисторов вносят в кон-
коэффициент усиления по току транзистора струкцию фактор изменчивости параметров.
не фиксирован, а является функцией данной В случае монолитных КМОП-устройств случай-
частоты (ft). Поскольку FD-SOI-приборы име- ные флуктуации легирующих примесей (RDF),
ют меньшую общую емкость и большее значе- возникающие вследствие SCE-эффектов
ние Gm, единичный коэффициент усиления (ft) и гало-эффектов легирования, могут приво-
выше, благодаря чему расширяется полезный дить к значительной изменчивости пара-
диапазон усиления (коэффициент усиления – метров этих устройств, что, в свою очередь,
пропускная способность). Данная приборная приводит к снижению как производитель-
Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г. 5
Микроэлектроника zet.instel.ru
ности, так и выхода годных. Процесс FD-SOI с одинаковой площадью транзисторов (W·L)
снижает изменчивость параметров прибора обеспечивают ту же самую или лучшую удель-
благодаря тонкости канала и отсутствию ле- ную (на единицу площади) производитель-
гирования. Стандартным методом уменьше- ность. На рис. 2 показано общее снижение
ния изменчивости параметров монолитных площади и изменчивости параметров, дости-
КМОП-приборов является увеличение ширины гаемое при использовании FD-SOI-процесса.
или длины транзисторов для повышения на- Конструкции на основе FD-SOI демонстрируют
пряжения перевозбуждения затвора. Проек- не только меньшее рассогласование параме-
тирование в рамках FD-SOI технологического тров, но и бóльшую удельную (по площади)
процесса изменяет эту парадигму. Приборы эффективность.
Использование FD-SOI в приборах
семейства i.MX 7ULP корпорации NXP
Преимущества технологии FD-SOI выходят и NXP. В частности, в целях удовлетворения
далеко за рамки описанных ранее примени- спроса на рынке Интернета вещей корпорация
тельно к аналоговым и цифро-аналоговым при- NXP недавно представила платформу i.MX 7ULP
борам. Данная технология хорошо подходит (рис. 3) и соответствующее семейство SoC.
для создания продуктов, к которым предъявля- Эти портативные приборы с питанием от ба-
ются требования предельно малой (ультрама- тареек должны потреблять как можно мень-
лой) потребляемой мощности. Изделия на ос- ше энергии и в активном режиме, и в режиме
нове SoC-платформ для недорогих приборов ожидания. Кроме того, к ним предъявляется
Интернета вещей и носимой электроники поль- требование минимизации площади кристал-
зуются большим спросом. Предполагается, что ла. Возможность работать при более низком
емкость рыночного сегмента Интернета вещей напряжении не только снижает потребляемую
вырастет в 2025 г. до 75 млрд долл. Одни из ли- мощность, но и увеличивает время автоном-
деров в области разработки технологий и про- ного функционирования. Все это достигается
дуктов на основе FD-SOI – корпорации Mixel благодаря правильно выбранному сочета-
Снижение рассогласования параметров – основной фактор достижения
высокой прецизионности аналоговых схем
напряжения (мВ·мкм)
Типичная методика проектирования для снижения рассогласования
Ток порогового
параметров – увеличение ширины или длины транзисторов и/или
увеличение напряжения перевозбуждения затвора
Для монолитного КМОП-процесса случайные флуктуации легирующих
примесей (RDF) из-за легирования канала или гало-эффекта значительно
увеличивают изменчивость параметров прибора
Для FD-SOI-процесса изменчивость параметров прибора значительно
Источник: Mixel
снижается за счет отсутствия легирования канала
Длина затвора (нм) Бóльшая точность аналогового прибора может быть достигнута за счет
меньшей изменчивости параметров прибора
Значение Avt зависит
от процесса Значительное уменьшение площади аналоговой топологии наряду
с уменьшением ширины или длины транзистора и более высокое
напряжение перевозбуждения затвора при снижении порогового
напряжения
Рисунок 2. Улучшение отношения производительности и площади аналоговых приборов
(снижение рассогласования параметров)
6 Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г.
zet.instel.ru Микроэлектроника
Приборы с малой потребляемой мощностью
Средства управления жилищем
Носимая электроника
Портативные медицинские
приборы
Портативные печатающие
устройства
Игровые принадлежности
Встроенные блоки управления
Источник: NXP
общего назначения
Краевые приборы Интернета
вещей
Решения на основе SOM*-плат
Рисунок 3. Целевые применения приборов семейства i.MX 7ULP фирмы NXP
* SoM (system-on-modules) – «система-на-модуле», решение на основе высокопроизводительных программируемых процессоров
типа «система-на-кристалле». SoM позволяют получить нужные функции без затрат времени на самостоятельное проектирование
дискретного (автономного) процессора и вспомогательных компонентов. Реализуются с использованием архитектур ARM или х86,
обычно предназначены для различных приложений, включая встраиваемые видеосистемы и устройства Интернета вещей.
нию процесса и архитектуры проектирования. • снижение паразитных явлений приборов,
Сам FD-SOI-процесс обеспечивает создание позволяющее увеличить производитель-
оптимизированных решений, позволяющих ность;
не только увеличить производительность • использование напряжения обратного
и снизить энергопотребление, но и осуще- смещения подложки6, что позволяет сни-
ствить это при минимальной площади кристал- зить напряжение питания при сохранении
ла. Отмечается, что платформа i.MX сформиро- производительности;
вана на том же FD-SOI-процессе корпорации • использование напряжения обратного сме-
Samsung, который позволяет осуществлять щения подложки для резкого снижения по-
настройку структур физического уровня для требляемой мощности в режиме ожидания;
достижения более низкой потребляемой мощ- • настройка прибора с использованием на-
ности или увеличенной производительности. пряжения смещения подложки для ком-
В целом общая архитектура платформы пенсации изменчивости параметров тех-
i.MX 7ULP поддерживает несколько вариан- нологического процесса.
тов изделий. Как уже упоминалось, корпора-
ция NXP использовала многие отличительные Платформа i.MX характеризуется гибкими
особенности FD-SOI-процесса для настройки возможностями подключения и сверхнизкой
преимуществ с точки зрения соотношения по- потребляемой мощностью в активном режи-
требляемой мощности и производительности. ме работы и в режиме ожидания. Гетероген-
Это осуществлялось с целью оптимизации ре- ная доменная вычислительная архитектура
шений физического уровня. К некоторым пре- (применение процессорных ядер Cortex A
имуществам, обеспечиваемым данной плат- и Cortex M) позволяет дискретно разделять
формой, относятся: области вычислительной мощности. Благода-
ря этому бóльшая часть кристалла ИС может
• улучшенная электростатика, позволяющая быть отключена. В этом случае ядро (ядра)
использовать затворы меньшей длины; Cortex M работает с предельно малой по-
Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г.7
Микроэлектроника zet.instel.ru
требляемой мощностью, обслуживая компо- В области изучения требований различных
ненты, всегда находящиеся во включенном рынков для обеспечения правильного баланса
состоянии. Подобный подход позволяет суще- функциональности и уровней допустимой мощ-
ственно улучшить переход из режима ожида- ности в сочетании с FD-SOI технологическим
ния в рабочий режим. процессом корпорация NXP тесно сотруднича-
Специалисты корпорации NXP также опти- ла с фирмой Mixel. Выбор ряда ее СФ-блоков
мизировали свои процессы проектирования, оказался очень важным для дальнейшего по-
ориентировав их на повышение энергоэффек- вышения энергоэффективности продукции NXP.
тивности. Использование гетерогенной домен- Так, объединив подходящий процесс, ар-
ной вычислительной архитектуры позволяет хитектуру проектирования и СФ-блоки, раз-
минимизировать токи утечки. Кроме того, реа- работчики NXP сумели значительно снизить
лизовано несколько режимов работы с малой энергопотребление. Например, в режиме ожи-
потребляемой мощностью, от режима с низ- дания потребляемая мощность процессоров
ким энергопотреблением до режима ожида- на основе платформы i.MX 7ULP оказалась
ния, каждый из которых был оптимизирован в 5–20 раз меньше, чем у процессоров на ос-
под максимальную энергоэффективность. нове предшествующих платформ (рис. 4).
Место СФ-блоков фирмы Mixel в экосистеме FD-SOI
Для того чтобы полностью реализовать блоков, поставщики инструментальных
преимущества любой новой технологии, не- средств САПР, а также фирмы, специализиру-
обходимо создать и развить целостную ющиеся на услугах сборки, корпусирования
экосистему цепочки поставок. В случае и тестирования ИС. Все участники экосисте-
FD-SOI-технологии в такую экосистему вхо- мы предоставляют разработчику ИС необ-
дят кремниевые заводы, разработчики СФ- ходимые услуги. Кремниевый завод служит
100% 1W
, 28- FD-SOI- Samsung
LPDDR*
Linux
i.MX 6SL
i.MX 6SL 800
31%
26%
Источник: NXP
i.MX 7S
800 16%
i.MX 7S
i.MX 7ULP
5% 720
i.MX 7ULP
Рисунок 4. Улучшение параметров платформы i.MX 7ULP по сравнению с предшествующими
платформами
* LPDDR – DDR с малой потребляемой мощностью. DDR (double data rate) – т ехнология ввода–вывода данных через интерфейс ДОЗУ
с удвоенной скоростью.
8 Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г.zet.instel.ru Микроэлектроника
производственной базой. Разработчики СФ- ным СФ-блокам, обеспечивающим данную
блоков предоставляют основные функцио- технологию. Без готовых СФ-блоков процесс
нальные блоки, применяемые в конечной ИС, проектирования ИС потребует слишком много
произведенной на кремниевом заводе. По- средств и времени.
ставщики инструментальных средств САПР Кремниевые заводы монетизируют свои
обеспечивают разработчика ИС необходимы- инвестиции за счет продаж обработанных
ми средствами проектирования и совершен- пластин. Поставщики СФ-блоков получают
ствования конструкций микросхем с учетом прибыль от продаж своих разработок, их ли-
производственного опыта. Услуги по корпу- цензирования и роялти. И кремниевый за-
сированию и тестированию являются завер- вод, и поставщик СФ-блоков тратят на соз-
шающими этапами, необходимыми для соз- дание новой технологии реальные ресурсы
дания эффективных и надежных микросхем. и деньги. Бизнес в области СФ-блоков суще-
Основные элементы создания нового тех- ствует уже более 20 лет. Поставщики исполь-
нологического процесса кремниевого завода зуют свои специальные знания в различных
(в данном случае FD-SOI) – разработка соб- областях (архитектура процессоров, прото-
ственно процесса, технологического маршру- колы, интерфейсы, конструкции схем памяти
та и необходимых СФ-блоков. При этом полу- и т. п.) для создания СФ-блоков, которые мо-
проводниковые фирмы при разработке ИС гут быть легко интегрированы в полный цикл
на основе нового технологического процесса проектирования ИС. В случае фирмы Mixel
должны обеспечивать определенный уровень этот специальный опыт включает в себя под-
рентабельности. Для достижения рентабель- робные знания о том, как проектировать СФ-
ности и обеспечения ценности нового техно- блоки MIPI7, LVDS8 и другие типы интерфейс-
логического процесса нужен доступ к основ- ных блоков.
Таблица
Параметры СФ-блоков фирмы Mixel для 28‑нм FD-SOI- и 22‑нм FDX-
процессов
Наименование Технологический
Характеристики
СФ-блока уровень
Напряжение 1,2 В; пропускная способность 2,5 Гбит/с;
кольцевая тестируемость; компенсация сдвига
D-PHY Universal по фазе. Пропускная способность 800 Мбит/с;
ультрамалая потребляемая мощность; носимая
электроника, приборы Интернета вещей 28‑нм FD-
Пропускная способность 1,5 Гбит/с; малая SOI-процесс,
D-PHY DSI TX аттестованный
компенсация сдвига по фазе; тестовые режимы
на физическом
D-PHY CSI‑2 RX Пропускная способность 1,5 Гбит/с; тестовые режимы
уровне
Пропускная способность 1,25 Гбит/с; 4 или 8 каналов;
LVDS TX
7 или 10 бит/канал
LVDS/D-PHY TX Пропускная способность 1,05 Гбит/с; 4 или 8 каналов;
Combo тестовые режимы
Источник: Mixel
Пропускная способность 2,5 Гбит/с на дорожку; 22‑нм FDX-процесс,
D-PHY CSI‑2 TX
4 дорожки аттестованный
Пропускная способность 2,5 Гбит/с на дорожку; 2 или на физическом
D-PHY CSI‑2 RX уровне
4 дорожки
Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г. 9Микроэлектроника zet.instel.ru
В таблице приводится перечень СФ-блоков вание энергии в зависимости от приложе-
фирмы Mixel, доступных для 28‑нм FD-SOI- ния, малые потребляемая мощность и форм-
процесса и 22FDX9‑процесса. Важные факто- фактор изготавливаемых приборов делают
ры успеха их разработки – опыт специалистов FD-SOI-технологию хорошим выбором для
Mixel в области проектирования аналоговых проектирования ИС. Уже сформировалась
и цифро-аналоговых приборов, а также глубо- обширная экосистема, обеспечивающая су-
кое понимание собственно FD-SOI-процесса. щественную поддержку на уровне СФ-блоков,
Технологии FD-SOI с проектными нормами услуг проектирования, корпусирования и те-
28/22 нм по-прежнему привлекательны для стирования, что позволяет организовать сво-
разработчиков, создающих следующее по- евременное производство продукции по се-
коление полупроводниковых приборов для бестоимости, обеспечивающей достаточную
Интернета вещей и мобильных систем. Со- норму прибыли и разумную рентабельность.
четание улучшенных цифровых и аналоговых На этой основе возможно создание кремни-
параметров, высокая производительность евыми заводами все новых технологических
и возможность оптимизировать использо- процессов.
Hong Eric, Jedrzejewski Nik. It’s Time to Look at FD-SOI (Again). EE Times, January 21, 2021:
https://www.eetimes.com/its-time-to-look-at-fd-soi-again/
10 Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г.zet.instel.ru Микроэлектроника
Новые транзисторные
структуры для 3/2‑нм
технологий
Ключевые слова: архитектура, каналы, масштабирование, носители заряда, транзисторы.
По мере масштабирования ИС возможности архитектуры FinFET-транзисторов подходят к сво-
им физическим пределам. Предполагается, что на уровне топологических норм 3/2 нм, в 2022–
2023 гг., на смену FinFET придут транзисторы с круговыми затворами (gate-all-around, GAA). Дан-
ный переход связан с целым рядом проблем и перспектив, рассматриваемых авторами журнала
Semiconductor Engineering.
В настоящее время несколько крупнейших FinFET, программы НИОКР по ним ведутся
кремниевых заводов (foundry), специализи- уже давно. Любая новая архитектура, любой
рующихся на контрактном производстве ИС новый тип транзистора или новый материал,
по спецификациям заказчика, и интегриро- а точнее, их освоение и внедрение в производ-
ванных изготовителей полупроводниковых ство, сопряжены с многочисленными трудно-
приборов полного цикла (integrated device стями. Поэтому производители ИС стараются
manufacturers, IDM) продолжают разраба- максимально оттянуть сроки очередного тех-
тывать процессы следующего поколения нологического перехода. Сейчас же для обес
на основе GAA-транзисторов. В частности, печения дальнейшего масштабирования без
разрабатываются версии GAA-транзисторов GAAFET уже не обойтись.
с высокой подвижностью носителей заряда. В рамках программ НИОКР рассматривает-
Однако, как ожидается, внедрение этих техно- ся несколько типов GAA-архитектур, но произ-
логий в производство будет трудным и доро- водители сосредоточились на одной версии,
гостоящим. получившей название нанолистового FET.
Intel, Samsung, TSMC и ряд других корпора- В сущности, нанолистовые FET – это те же
ций закладывают основу для перехода от со- FinFET, у которых затвор «обернут» вокруг ка-
временных FinFET-транзисторов к новым GAA нала, что позволяет создавать более произво-
полевым транзисторам (GAAFET) на техноло- дительные ИС с меньшей потребляемой мощ-
гических уровнях 3/2 нм. Предполагается, что ностью (рис. 1).
этот переход начнется или в 2022, или в 2023 г. Технология GAA имеет решающее значе-
GAAFET обладают, по сравнению с FinFET, луч- ние для дальнейшего масштабирования тран-
шей производительностью, меньшими потре- зисторов. Одна из ключевых характеристик
бляемой мощностью и токами утечки. Их по- 3‑нм GAA-транзистора – пороговое напряже-
явление связано с тем, что технология FinFET ние, которое может составлять 0,3 В. Это по-
исчерпала возможности дальнейшего раз- зволяет значительно быстрее осуществлять
вития. Несмотря на то что GAAFET считаются переключение и обеспечивает более низкую
следующим шагом в эволюционном развитии потребляемую мощность в режиме ожидания
Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г. 11Микроэлектроника zet.instel.ru
Планарный транзистор FinFET-транзистор Транзистор с круговым затвором
Затвор Затвор Затвор Сток
Исток
Источник: Lam Research
Сток Сток
Исток Исток
Рисунок 1. Структура планарного, FinFET- и GAA-транзисторов
по сравнению с 3‑нм FinFET. Затраты на проек- электронам перемещаться в канале с боль-
тирование 3‑нм GAA-транзисторов не должны шей скоростью, что обеспечивает увеличение
существенно отличаться от аналогичных пока- производительности прибора.
зателей 3‑нм FinFET-транзисторов. Основной Каналы с высокой подвижностью носите-
проблемой для GAA-транзисторов является лей заряда сами по себе не новое решение,
аттестация интеллектуальной собственности, оно используется в транзисторах уже много
которая обходится в 1,5 раза дороже, чем для лет. Однако интеграция этих материалов в на-
3‑нм FinFET. норазмерные системы порождает ряд про-
Переход к любой новой транзисторной тех- блем. Для их преодоления производители ис-
нологии – сложная задача, а график освоения пользуют различные подходы.
нанолистовых FET зависит от конкретного
производителя. Например, Samsung предла- • На последней Международной кон-
гает процессоры на основе FinFET с проект- ференции по электронным приборам
ными нормами 7 и 5 нм, а также планирует (International Electronic Devices Meeting,
представить нанолистовые FET по 3‑нм тех- IEDM, декабрь 2020 г.) корпорация Intel
процессу в 2022–2023 гг. В свою очередь, представила доклад о нанолистовом
TSMC намерена продлить использование р-канальном МОП-приборе, в котором в ка-
FinFET-транзисторов на 3‑нм технологическом честве материала канала использовался
уровне, но в 2024–2025 гг. на уровне проект- напряженный SiGe. Данный прибор был
ных норм 2 нм намерена перейти на нано- сформирован с использованием подхода
листовые FET. Intel и ряд других корпораций «сначала канал» (channel-first).
также работают над нанолистовыми техноло- • Корпорация IBM разрабатывает сходную
гиями. нанолистовую SiGe-структуру, но при этом
В первых нанолистовых FET будут исполь- использует другой подход – «канал по-
зоваться традиционные материалы канала следним» (channel-last).
на основе кремния. Однако в следующих по- • Другие материалы с высокой подвижно-
колениях, как ожидается, в каналах будут ис- стью заряда, предназначенные для ис-
пользоваться материалы с высокой подвиж- пользования в наноканалах, находятся
ностью заряда. Эти материалы позволяют на стадии НИОКР.
12 Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г.zet.instel.ru Микроэлектроника Проблемы масштабирования ИС По мере масштабирования и снижения требуется применение более сложных процес- проектных норм стоимость разработки тех- сов, новых материалов и различного произ- нологического процесса, оборудования и про- водственного оборудования. изводства ИС существенно увеличивается. С целью сокращения издержек производи- Например, стоимость новейшего завода тели ИС внедряют новые архитектуры, более TSMC по обработке 300‑мм пластин достигла разнородные (гетерогенные), чем в прошлом. 20 млрд долл. Соответственно, число фирм, Кроме того, они стали более разборчивы в пла- которые могут позволить себе производить не того, что именно формировать с использо- ИС с минимальными проектными нормами, ванием новейших технологических уровней. снижается. Так, FinFET не особо нужны при изготовлении В течение десятилетий микроэлектроника аналоговых, радиочастотных и некоторых дру- развивалась в соответствии с эмпирическим гих типов приборов – которые по-прежнему законом Мура, предполагавшим удвоение пользуются большим спросом, хотя и реали- числа транзисторов каждые 1,5–2 года без зуются с использованием более зрелых про- увеличения удельной стоимости функции для цессов. конечного пользователя. Но по мере увеличе- В то же время цифровая логика продолжа- ния издержек, связанных с переходом на каж- ет масштабироваться. В стадии НИОКР нахо- дое новое технологическое поколение с мень- дятся новые транзисторные структуры, пред- шими проектными нормами, действие закона назначенные для ИС с проектными нормами Мура замедляется. Впервые это наблюдалось 3 нм и менее. Самый большой вопрос заклю- на технологическом уровне 20 нм, когда пла- чается в том, сколько фирм будет продолжать нарные транзисторы подошли к физическим финансировать работы по дальнейшему мас- пределам своих возможностей и их потребо- штабированию топологических элементов валось заменить FinFET-транзисторами. При и насколько эффективно кристаллы, реализо- переходе на GAAFET темп реализации закона ванные по минимальным проектным нормам, Мура может замедлиться в еще большей мере. могут быть интегрированы в одном модуле или Внедрение FinFET на уровне 22- и 16/14‑нм системе с кристаллами, сформированными технологий помогло значительно снизить токи с использованием более зрелых технологий. утечки. По сравнению с планарными транзи- На самом деле речь прежде всего идет сторами «плавник» FinFET, с трех сторон ко- об экономике. Стоимость пластин, обрабо- торого расположен затвор, обеспечивает луч- танных по технологиям с минимальными ший контроль канала внутри плавника. проектными нормами, астрономическая, по- При снижении проектных норм до уровня этому немногие клиенты смогут позволить 7 нм и менее статический ток утечки снова себе воспользоваться преимуществами столь становится серьезной проблемой, а преиму- дорогостоящих технологических процессов. щества структуры FinFET с точки зрения по- Даже у тех, кому по карману подобные затра- требляемой мощности и производительности ты, возникают проблемы. Например, размеры уменьшаются. Ранее производители ИС могли некоторых кристаллов входят в противоречие ожидать, что при 0,7‑кратном масштабирова- с размерами промежуточных шаблонов, раз- нии производительность может увеличиться решением, воспроизводимостью и т. п. Это, на 40% при сохранении прежнего уровня по- в свою очередь, приводит к проблемам с вы- требляемой мощности, а площадь кристал- ходом годных. ла – уменьшиться на 50%. Сейчас же произ- Таким образом, по-прежнему существует водительность растет на 15–20%, при этом спрос на ИС, реализованные как по мини- Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г. 13
Микроэлектроника zet.instel.ru мальным, так и по более зрелым проектным изводительных приложениях. В то же время нормам. Спрос на схемы с минимальными такие применения, как Интернет вещей и мно- топологиями, стремящимися к проектным гие массово производимые конечные элек- нормам 3 нм, 2 нм и менее, подогревается тронные системы, вполне удовлетворяются растущими потребностями в суперкомпьюте- возможностями ИС со зрелыми проектными рах, глубоком обучении и других высокопро- нормами. Почему нанолисты? В области минимальных проектных норм вать кремний как для р-канальных, так и для существует несколько препятствий, которые n-канальных FET. Во втором поколении для необходимо преодолеть. FinFET-транзисторы р-канальных FET будут использоваться мате- приближаются к практическому пределу сво- риалы с высокой подвижностью носителей их возможностей – ширина «плавника» до- заряда, а для n-канальных FET – по-прежнему стигает 5 нм, что эквивалентно 3‑нм техно- кремний. логическому уровню. Шаг поликремниевых Нанолистовые FET содержат два или контактов (contacted poly pitch, CPP) достигает более нанолистов. Недавно Лаборатория предельного значения на уровне 45 нм, а шаг электроники и информационных технологий металлических токопроводящих дорожек – при Французском Комиссариате по атом- на уровне 22 нм. СРР определяет расстояние ной и альтернативным видам энергии (La- между контактами затворов соседних транзи- boratoire d’électronique des technologies de сторов. l’information, Leti) продемонстрировала FET После достижения архитектурой FinFET пре- с семью нанолистами. Утверждается, что се- делов своих возможностей производители ИС милистовые GAA-транзисторы характеризу- будут переходить на проектных нормах 3/2 нм ются трехкратным улучшением показателей и менее к использованию нанолистовых FET. по сравнению с обычными двухлистовыми При этом FinFET останутся вполне примени- GAA-транзисторами. мыми для ИС с проектными нормами от 16/14 На первый взгляд может показаться, что до 3 нм, а планарные транзисторы останутся преимущества масштабирования у наноли- основной технологией для ИС с проектными стового FET перед 3‑нм FET минимальны. нормами 22 нм и выше. Изначально нанолистовой FET может харак- GAA-транзисторы представляют собой мо- теризоваться СРР=44 нм и длиной затвора дифицированную структуру, в которой затвор 12 нм. Но нанолистовые FET имеют ряд пре- контактирует с каналом со всех сторон, обе- имуществ по сравнению с FinFET. При исполь- спечивая непрерывное масштабирование. зовании FinFET ширина прибора изменяется В ранних GAA-приборах будут использоваться дискретно. В нанолистовых FET производите- вертикально этажированные нанолисты. Они ли ИС могут осуществлять более плавную на- сформированы из отдельных горизонтальных стройку – за счет изменения ширины листов листов, окруженных со всех сторон материа- в транзисторе. Например, нанолист с большей лами затвора. Таким образом, по сравнению шириной обеспечивает бóльшие ток возбуж- с FinFET обеспечивается лучшее управление дения и производительность. Узкий нанолист каналами. имеет меньший ток возбуждения, но и транзи- В нанолистовых FET каждый тонкий лист стор занимает меньшую площадь. образует канал. Первое поколение нанолисто- Архитектуры GAA улучшают управление вых FET в качестве канала будет использо- эффектами короткого канала, что позво- 14 Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г.
zet.instel.ru Микроэлектроника ляет осуществлять дальнейшее масштаби- транзисторов, но они будут реализованы рование длины затвора, а этажированные по 2‑нм проектным нормам. нанолисты увеличивают логическую силу10 Рассматривая эту ситуацию, отраслевые в пересчете на площадь кристалла. От- аналитики отмечают безусловное лидерство носительно перехода на GAA-архитектуру корпорации Samsung в области 3‑нм GAA- есть различные подходы. С одной стороны, транзисторов. В то же время TSMC демон- Samsung намерена выпустить на рынок пер- стрирует высокие маркетинговые навыки, за- вую в мире ИС на GAA-транзисторах в 2022– ставляющие заказчиков использовать ее 3‑нм 2023 гг. (с 50%-ной вероятностью это будет FinFET-технологию в своих конструкциях. IV кв. 2022 г.). Эта ИС будет реализована Как бы то ни было, стоимость разработки по 3‑нм проектным нормам. С другой сторо- ИС с проектными нормами 5/3 нм и менее ны, учитывая то, что переход на новый тип становится запредельной. Поэтому многие транзистора сопряжен с определенными заказчики ищут альтернативные подходы – затратами и временными рисками, TSMC к примеру, перспективные методики корпуси- планирует продлить использование FinFET рования, предоставляющие такие преимуще- архитектуры на 3‑нм проектные нормы. При ства, как снижение потребляемой мощности, этом компания также собирается выпустить увеличение быстродействия и увеличение ем- в 2024–2025 гг. первые ИС на основе GAA- кости памяти на площадь модуля или корпуса. Формирование нанолистов Переход от FinFET к GAA-архитектуре будет нопроводом или нанолистом) должны быть таким же жестким, как и переход от планар- изотропными и также анизотропными. Это ных к FinFET-транзисторам. Правда, эта жест- становится основной проблемой и собствен- кость будет ограничена несколькими специ но процесса, и интеграции. фичными аспектами. Технологический маршрут формирования При переходе на FinFET большой пробле- нанолиста FET начинается с формирования мой была оптимизация вертикальной струк- сверхрешетки на подложке структуры. Ин- туры, поэтому возникло много проблем с под- струментальное средство эпитаксии осаж- готовкой поверхности с осаждением слоев. дает на подложку чередующиеся слои SiGe С переходом к GAA-транзисторам возникает и кремния. Этажерка состоит как минимум потребность в оптимизации нижней части из трех слоев SiGe и трех слоев кремния данной структуры, поэтому аналогичные про- (рис. 2). блемы подготовки поверхности и осаждения Следующий этап – создание в сверхрешет- усложняются. ке крошечных вертикальных «плавников», Травление – процесс, в ходе которого про- разделенных определенными интервалами. исходит удаление из структур определенных Их формируют при помощи EUV-литографии материалов, – также усложняется. При работе (использующей предельную УФ-область с планарными приборами обычно довольно спектра с длиной волны 13,5 нм) с последу- ясно, когда требуется изотропный (конформ- ющим травлением. GAA-транзистор хорош ный) процесс, а когда – анизотропный (на- ровно настолько, насколько хорош его пере- правленный). Освоение FinFET осложнило обедненный канал, поэтому требуется инди- задачу, а переход на GAA-архитектуры сделал видуальный контроль критических размеров проблему действительно серьезной. Отдель- кремниевых листов, толщины и состава осаж- ные процессы (например, травление под на- даемых слоев. Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г. 15
Микроэлектроника zet.instel.ru
- Эпитаксия слоев SiGe/Si - Самосовмещающийся контакт (SAC)
+ 1‑й слой металлизации BEOL*
- Формирование «плавника» (fin)
- Осаждение заполняющего металла (W)/
Химико-механическая полировка
- Осаждение фиктивного затвора/
Химико-механическая полировка
- Осаждение TiN
Источник: Leti/Semiconductor Engineering
- Формирование фиктивного затвора
- Диэлектрик затвора (HfO2)
- Формирование внешнего или внутреннего спейсеров
- Вскрытие Si-нанопроводов (травление SiGe)
- Легирование истока–стока по месту
- Осаждение межслойного - Удаление фиктивного затвора
диэлектрика/Химико-механическая
полировка
Рисунок 2. Технологический маршрут формирования этажированного нанолистового полевого
транзистора
* BEOL (back-end-of-line) – завершающие операции обработки полупроводниковых пластин, включая металлизацию.
Затем следует один из самых сложных эта- Существуют и другие проблемы. Модуль
пов – формирование внутренних спейсеров11. внутреннего спейсера имеет решающее зна-
Внешние части SiGe-слоев в структуре сверх- чение для определения основных конечных
решетки углубляются при помощи процесса характеристик транзистора, а управление
бокового подтравливания. Получаются не- этим модулем критично для минимизации из-
большие пространства, заполняемые диэлек- менчивости параметров транзистора. Модуль
трическими материалами. Контролировать внутреннего спейсера обеспечивает контроль
отклонения процесса травления пространств эффективной длины (активной части) затво-
под внутренние спейсеры очень сложно, по- ра, а также изолирует затвор от эпитаксиаль-
тому что процесс травления не останавли- ной области истока–стока.
вается. В идеальном случае производитель При формировании модуля в слое SiGe соз-
пытается сформировать жертвенный эпитак- дается углубление, в которое осаждаются и за-
сиальный слой между нанопроводами только глубляются внутренние спейсеры. На каждом
там, где он проходит через боковые спейсе- из этапов формирования внутреннего спейсе-
ры, а затем заменить этот эпитаксиальный ра важнейшее значение для обеспечения пра-
слой внутренним диэлектрическим спейсе- вильной работы конечного устройства имеют
ром. Этот критический этап – вытравливание точный контроль формы и критических раз-
на глубину 5 нм вне зоны видимости и без меров углублений и осаждаемых финальных
остановки процесса – некоторые специали- спейсеров. Кроме того, в формируемой эта-
сты образно сравнивают с хождением по ка- жерке требуется индивидуальное управление
нату без страховки. каждым каналом.
16 Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г.zet.instel.ru Микроэлектроника Далее формируется область истока–сто- ского затвора и материалы с высокой диэлек- ка, за этим этапом следует вскрытие кана- трической проницаемостью, и наконец после ла. Для этого из сверхрешеточной структуры формирования металлических межсоедине- при помощи процесса травления удаляются ний формирование нанолистового FET завер- слои SiGe. То, что осталось – слои или листы шается. на основе кремния, – и составляет каналы. К другим модулям, в которых могут прои- На этом этапе GAA-структуры отделяются зойти изменения, относятся нижняя изоляция друг от друга, что может привести к образова- прибора и слои для размещения нанолистов. нию сложных типов скрытых дефектов, таких Но для их формирования в основном приме- как остатки между слоями, повреждения на- няются уже известные в промышленности нослоев или выборочное повреждение обла- процессы. Соответственно, они не считаются стей истока–стока, прилегающих собственно такими сложными, как процессы формирова- к каналам. Существуют и другие проблемы. ния внутреннего спейсера. При этом надо от- В частности, вскрытие канала требует инди- метить, что даже те модули, что не являются видуального контроля высоты угла, эрозии новыми или кардинально не изменяются, все углов и кривизны канала. Далее в полученную равно по мере масштабирования приборов структуру осаждаются материалы металличе- становятся все более сложными. Приборы с высокой подвижностью носителей заряда В первых нанолистовых FET будут при- SiGe – причем не только из-за высокой под- меняться кремниевые каналы. Теоретиче- вижности дырок, но и благодаря отработанно- ски по своим параметрам эти нанолистовые сти процессов его использования в массовом транзисторы должны превосходить FinFET, производстве полупроводниковых приборов. но на практике так бывает не всегда. Для интеграции подобных материалов в по- При переходе от FinFET к нанолистовым FET лупроводниковые приборы используются наблюдается значительное улучшение подвиж- методы деформационной инженерии. Это ности электронов для n-канальных FET. Пробле- общеупотребительная в полупроводниковом ма, требующая решения, заключается в том, что производстве стратегия улучшения рабочих подвижность дырок р-канальных FET ухудша- характеристик прибора. Выигрыш по характе- ется. Для решения этой проблемы разрабаты- ристикам достигается путем модулирования ваются нанолистовые FET второго поколения механического напряжения в области канала с улучшенными р-канальными FET: предполага- транзистора (например, за счет разности раз- ется использовать в каналах материалы с уве- меров атомов кремния и атомов германия, личенной подвижностью носителей заряда, внедряемых в кремниевую кристаллическую такие как SiGe. Также рассматриваются матери- решетку), которое повышает подвижность алы группы АIIIВV, германий и ряд других, но эти электронов (или подвижность дырок), что разработки до сих пор находятся на этапе НИ- и приводит к увеличению удельной электро- ОКР. При этом в n-канальных FET по-прежнему проводности канала. будет использоваться кремний, так как его про- Деформационная инженерия используется изводительность здесь более чем достаточна. производителями ИС уже давно. Так, в КМОП- Многообещающей альтернативой крем- технологиях эпитаксиальное выращивание нию в р-канальных FET стал напряженный области истока–стока на уровне 90‑нм техно- Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г. 17
Микроэлектроника zet.instel.ru
логий индуцировало напряженность в канале, Для SRB используется и другой термин –
приводя к увеличению подвижности носите- виртуальная подложка. Традиционно кремние-
лей заряда. Эта методика используется и при вая подложка определяет параметры кристал-
изготовлении FinFET-приборов. Поэтому впол- лической решетки (постоянную решетки) всех
не естественно, что производители ИС будут эпитаксиальных слоев, осажденных на нее
использовать в каналах GAA-транзисторов или выращенных на ней. Природа деформа-
следующего поколения напряженные SiGe- ции в канале и области истока–стока опреде-
материалы. Но это приведет и к новым про- ляется относительной разностью постоянных
блемам. Хотя подобные инновации позволят решеток этих слоев и кремниевой подложки.
достичь сверхнизких показателей порогового В случае SRB (или виртуальной подложки) раз-
напряжения приборов и увеличить их надеж- работчики Intel изменили постоянную решетки
ность, возникнут вопросы обеспечения вос- самой кремниевой подложки, вырастив поверх
производимости, однородности и структурной нее буферный слой Si0,7Ge0,3 с ослабленной на-
целостности материалов. Также появится во- пряженностью. Все последующие слои, нане-
прос обеспечения совместимости новых мате- сенные поверх этого буфера, будут обладать
риалов канала с последующими этапами тех- повышенной относительно него напряженно-
нологического процесса. стью. Таким образом, изменяя постоянную ре-
Кроме того, существует несколько спосо- шетки подложки при помощи релаксированно-
бов формирования р-канальных FET с исполь- го Si0,7Ge0,3 буферного слоя, возможно создать
зованием SiGe: это процессы «сначала канал» напряженный КМОП-нанослой.
и «канал последним». Как уже говорилось, существуют и другие
На IEDM‑2020 корпорация Intel представи- подходы. На той же IEDM‑2020 специалисты
ла доклад о SiGe нанолистовом р-канальном корпорации IBM представили доклад о нано-
МОП-приборе на буферном слое с ослабленной листовом р-канальном FET с каналом из на-
напряженностью (strain relaxed buffer, SRB). На- пряженного SiGe, сформированного с ис-
нолистовой SiGe-канал (Si0,4Ge0,6) характеризу- пользованием подхода «канал последним».
ется деформацией сжатия. Само р-канальное Благодаря использованию этого подхода
МОП-устройство состоит из листа толщиной разработчики IBM продемонстрировали на-
5 нм с затвором длиной 25 нм. Формирование нолистовой р-канальный FET со 100%-ным
канала происходит на начальных этапах стан- подъемом пиковой подвижности дырок с со-
дартного нанолистового процесса. Во многом ответствующим снижением сопротивления
это процесс типа «сначала SiGe-канал». канала на 40% при одновременном сохра-
Процесс корпорации Intel начинается нении крутизны подпорогового напряжения
с 300‑мм подложки, на которой выращива- ниже 70 мВ/декада (рис. 3).
ется SRB-слой на основе SiGe. Затем на этом Исследователи из IBM использовали процесс
слое выращиваются чередующиеся слои «канал последним» вместо процесса «сначала
Si0,4Ge0,6 с деформацией сжатия и слои крем- канал», потому что пришли к выводу: начинать
ния с деформацией растяжения. Благодаря эпитаксиальное выращивание SiGe на ранних
этому формируется структура сверхрешетки, этапах процесса неэффективно с точки зрения
лежащая в основе SiGe-канала р-канального создания напряженности. Такой подход также
FET. В докладе специалисты корпорации Intel усложняет и удорожает процесс интеграции.
описали заглубленный глобальный стрессор Процесс «канал последним», наоборот, позво-
(фактор внесения напряженности) Si0,7Ge0,3 ляет сохранить напряженность в слое SiGe
SRB – для инициирования деформации сжа- и увеличить производительность. Точнее, спе-
тия в Si0,4Ge0,6‑нанослоях р-канального FET, что циалисты IBM формируют SiGe-каналы в конце,
приводит к усилению дырочного переноса за- после процесса вскрытия канала. Когда канал
рядов. вскрывается, кремниевый нанолист обрезает-
18 Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г.zet.instel.ru Микроэлектроника
Источник: IBM
Рисунок 3. Поперечное сечение этажированных SiGe нанолистовых каналов Si0,65Ge0,35
толщиной 4 нм, полученных эпитаксиальным выращиванием. Ширина нанолистов – 40 нм.
Используемый процесс – « канал последним». Изображения получены при помощи сканирующе-
просвечивающей микроскопии и энергодисперсионной рентгеновской спектроскопии
ся (подгоняется) по горизонтали и вертикали. слоем SiGe, т. е. SiGe-плакирование, которое по-
Затем осуществляется избирательное оберты- зволяет улучшить подвижность носителей за-
вание обрезанного кремниевого нанолиста ряда в напряженном SiGe-слое канала.
Заключение
Архитектуре GAA присущ ряд принципиаль- и перспективные методы корпусирования.
ных недостатков, а ее стоимость настолько Таким образом, в настоящее время ни одна
высока, что неясно, сколько изготовителей из существующих технологий не может удов-
ИС смогут позволить себе ее применение. летворить все потребности разработчиков,
К счастью, этот вариант не единственный. проектировщиков и производителей ИС. Так
При создании современных и перспективных что в промышленности будет использовать-
устройств почти наверняка большое значение ся большое число технологических альтерна-
будут иметь новые приборные архитектуры тив – по крайней мере в настоящее время.
LaPedus Mark. New Transistor Structures at 3nm/2nm. Semiconductor Engineering, January
25, 2021: https://semiengineering.com/new-transistor-structures-at‑3nm‑2nm/
Экспресс-информация по зарубежной электронной технике. Выпуск 5 (6729) от 11 марта 2021 г. 19Вы также можете почитать
