Трехмерная кремниевая Технология Что, где, когда?
←
→
Транскрипция содержимого страницы
Если ваш браузер не отображает страницу правильно, пожалуйста, читайте содержимое страницы ниже
Новые технологии www.electronics.ru
Трехмерная кремниевая
технология
Что, где, когда?
Часть 2*
В.Юдинцев, vlad@elvees.com
Выполнять закон Мура путем масштабирования КМОП-схем ста-
новится все труднее и дороже. Простой путь к достижению уровня
"больше, чем Мур" при относительно малых капитальных затратах –
трехмерная интеграция с помощью сквозных отверстий через крем-
ний (Through-Silicon-Vias, TSV). И разработчики радиоэлектронной
аппаратуры все чаще задают вопрос: "Когда же реально начнется
производство трехмерной электроники с TSV-межсодинениями?".
Сегодня уже существует множество методов реализации трехмер-
ных микросхем, в том числе и с TSV-межсоединениями. И совре-
менные разработки позволяют предположить, что ответ на этот
вопрос: "Ждать уже недолго". Но широкое распространение 3D-схем
невозможно без активной поддержки их производства, развитой
инфраструктуры и каналов поставок. Что предпринимается в этом
направлении, каковы сегодня затраты на производство трехмерных
микросхем?
Развитие 3D TSV-технологии на печатные платы с большим шагом проводни-
Предположение, что теоретически метод ков. В промежуточные кремниевые пластины
3D-интеграции с помощью TSV-межсоединений могут быть встроены как пассивные компоненты
хорош, но никогда не найдет применения в про- (развязывающие конденсаторы, индуктивности),
изводстве поставляемых на рынок устройств, ока- так и активные (стабилитроны, транзисторы)
залось неверным. Это связано с наметившейся (рис.4) [7].
тенденцией к созданию на первом этапе осво- Первыми электронными устройствами с TSV-
ения производства 2,5D-устройств, содержащих межсоединениями, выполненными на конечных
несколько кристаллов, объединяемых с помощью операциях обработки, были 2,5D МЭМС- и КМОП-
промежуточной монтажной пластины (interposer). преобразователи изображения. Предполагалось,
Такая монтажная пластина, кремниевая или сте- что следующий этап освоения TSV-технологии
клянная с вертикальными сквозными отверсти- приведет к появлению трехмерных сборок ДОЗУ,
ями и медными контактными столбиками позво- что позволит уменьшить время задержки схем
ляет присоединять микросхемы с малым шагом памяти, увеличить их пропускную способность
и плотность соединений. Еще в 2009 году компа-
* В.Юдинцев. Трехмерная кремниевая технология. Что, где, ког- ния Elpida Memory (Япония) объявила о разработке
да? ч.1. – ЭЛЕКТРОНИКА: НТБ, 2011, №4, с.70–75. 3D ДОЗУ емкостью 8 Гбит с поликремниевыми
96 ЭЛЕК ТР ОНИК А наука | технология | бизнес №5 (00111) 2011Новые технологии www.electronics.ru
TSV [8]. Поставки опытных образцов памяти пла- Semiconductor, рост популярности 2,5D-схем
нировались на осень 2009 года, а промышлен- с микросхемами памяти, располагаемыми
ных изделий – на 2010 год. Чтобы скорее реализо- поверх логики, обусловлен их лучшими харак-
вать свои планы по освоению рынка 3D-модулей теристиками в сравнении с трехмерной инте-
ДОЗУ, компания в 2010 году заменила поликрем- грированной памятью. Предполагается, что
ниевое покрытие сквозных отверстий медным. такие 3D-системы в будущем найдут применение
На Международной конференции по твердотель- и в телевизорах высокой четкости.
ным схемам этого года (ISSCC 2011) компания Интерес изготовителей микроэлектроники
Samsung объявила о создании по TSV-технологии к технологии 2,5D-устройств возник после появле-
ДОЗУ с широким интерфейсом емкостью 1 Гбит ния микросхемы программируемой логики ком-
[9]. Все это послужило оптимистическому про- пании Xilinx, в которой небольшие FPGA серии
гнозу компании Yole Development рынка трехмер- Virtex 7 с 28-нм нормами были смонтированы
ных модулей ДОЗУ, согласно которому к 2013 году на пассивную кремниевую монтажную пластину
в телекоммуникационных и компьютерных систе- с большим числом выводов [10]. По плотности
мах будет применяться более 70% отгружаемых выводов кремниевая промежуточная монтажная
3D ДОЗУ. пластина в 20 раз превосходит керамические пла-
Но, несмотря на громкие заявления компа- стины, предназначенные для монтажа электрон-
нии Elpida, на рынке ее 3D-сборки ДОЗУ до сих ных компонентов. С помощью этой пластины
пор не появились. Более того, в 2010 году компа- с TSV-соединениями, выполненными с 65-нм
ния заключила с тайваньскими фирмами UMC топологическими нормами, удалось получить
и Powertech Technologies договор на совместные больше соединений между кристаллами FPGA
работы по интеграции модулей памяти с логи- (свыше 10 тыс.), чем в системе в корпусе. Таким
ческими устройствами. Новые изделия будут образом, важное достоинство 2,5D-технологии –
выполнены на основе модулей ДОЗУ компании сокращение межсоединений микросхем и эконо-
Elpida, логики UMC и технологии 3D-сборки ком- мия потребляемой энергии.
пании Powertech. Это решение компании Elpida Специалисты компании ASE отмечают, что
отражает тот факт, что благодаря появлению освоение технологии 2,5D-интеграции позволит
схем ДОЗУ с широким интерфейсом трехмер- плавно перейти не только от современных пла-
ная структура "память + логика", выполненная нарных схем к будущим трехмерным конструк-
с применением промежуточной монтажной пла- циям, но и от топологических норм 40 нм к 28-нм
стины, неожиданно получила широкое призна- нормам. Эта технология, возможно, найдет
ние как "локомотив" рынка трехмерных микро- применение для создания многофункциональ-
схем. По мнению специалистов компании Hynix ных микросхем высокого технического уровня
и в этом случае, развиваясь параллельно с трех-
Сквозные отверстия через кремний мерной технологией, позволит получать альтер-
нативные решения.
По мнению научного сотрудника Института
промышленных технологий Тайваня (ITRI) д-ра
Джона Лау, кремниевые пассивные промежуточ-
ные монтажные пластины будут использоваться
в микроэлектронике еще лет десять. Поэтому
завершение развития микроэлектроники
по закону Мура и перехода к истинной трехмер-
ной кремниевой технологии (в отличие от прово-
димой сейчас интеграции кремниевых кристал-
лов) придется ждать еще десять лет.
Но, несмотря на блестящие перспективы раз-
Кремниевая промежуточная монтажная пластина
вития 2,5D-технологии, не прекращаются работы
Многослойная подложка с матрицей шариковых выводов
по созданию интегрированных 3D-устройств. Так,
на выставке CeBIT этого года президент корпо-
рации IBM Сэм Пальмизано сообщил о планах
Рис.4. Структура 2,5D-устройства с промежуточной по производству процессора Power8, который
монтажной пластиной намечено выпустить в 2013 году, по 3D-технологии
№5 (00111) 2011 ЭЛЕК ТР ОНИК А наука | технология | бизнес 97Новые технологии www.electronics.ru
интеграции кристаллов с 28-нм или 22-нм нор- поставок, поддерживающих их производство.
мами [11]. Модуль памяти будет располагаться А пока вопросы, кто рискнет инвестировать
над или под схемой процессора. В процессоре, в 3D-технологию, особенно наиболее перспектив-
вероятнее всего, будет использован слой неболь- ную TSV-технологию, и кто и когда будет форми-
ших специализированных вычислительных ядер, ровать сквозные отверстия через кремний (на
адаптированных для выполнения конкретных начальных, средних или последних этапах обра-
задач. В планах компании стоит задача реали- ботки пластин), не решены. Отсутствуют средства
зации в кремнии TSV-соединений с плотностью САПР и тестирования, экономически эффектив-
105 мм-2. ное промышленное оборудование. Выход годных
Серьезная проблема трехмерных процес- микросхем неудовлетворителен, нет достаточных
соров – более сильный нагрев трехмерных сбо- данных о надежности 3D-схем с учетом проблем
рок в сравнении с однокристальными схемами. влияния температуры, электромиграции носите-
В результате совместных работ швейцарского лей. Нет и стандартов. Успешная реализация TSV-
отделения корпорации IBM, Федерального инсти- технологии потребует высокой степени коопера-
тута технологий Лозанны и Высшей технической ции поставщиков материалов и оборудования.
школы Цюриха на выставке CeBIT IBM демон- И здесь важную роль играет учрежденная
стрировала опытные схемы, охлаждаемые водой, консорциумом Sematech в 2005 году программа
которая циркулировала по 50-мкм каналам. трехмерной интеграции (3D interconnection
Правда, корпорация отмечает, что в производ- program). К выполнению 3D-программы Sematech
стве такие микросхемы процессоров будут осво- привлечены компании GlobalFoundries, UMC,
ены лишь через несколько лет [12]. HP, IBM, Intel, Samsung, ASE, Altera, Analog
На симпозиуме по СБИС технологии 2010 Devices, LSI, On Semiconductor, Qualcomm. В авгу-
года компания Macronix International (Тайвань) сте 2010 года Sematech объявил о вводе в строй
сообщила о создании трехмерной флеш-памяти в комплексе нанотехнологии в Олбани, входящем
NAND-типа с вертикальным затвором, выпол- в Центр нанотехнологий (Nanoscale Science and
ненной на основе запатентованной структуры Engineering, CNSE), линии по производству опыт-
захвата носителей BE-SONOS (окись кремния- ных 3D-приборов на 300-мм пластинах. Линия
окись азота-кремний с утопленным барьером. оборудована установками формирования сквоз-
Трехмерную микросхему флеш-памяти фор- ных отверстий диаметром до 5 мкм и глубиной
мируют восемь микросхем с площадью ячейки до 50 мкм, совмещения пластин и кристаллов,
памяти 0,0014 мкм 2. Шаг выводов микросхемы разварки выводов, утонения пластин и проведе-
составляет 75 нм. По утверждению компании, ния необходимых измерений.
в схеме отсутствовали помехи в Z-направлении, В начале 2011 года консорциум сообщил
ток считывания был большим и напряжение о новом процессе "коллективной" интеграции
записи достаточным для работы многоуровне- кристаллов на пластине (Die-to-Wafer, D2W) [15].
вых ячеек. Проведенное моделирование показало, Кристаллы с требуемой структурой с помощью
что структура 3D-памяти может быть выполнена короткого низкотемпературного процесса присо-
по 25-нм технологии и существенно превосходить единяются к смонтированной на подложке пла-
планарные микросхемы флеш-памяти по плотно- стине диаметром 300 мм и толщиной 50 мкм
сти размещения элементов [13]. со сквозными отверстиями малого диаметра.
Таким образом, по-видимому, основным По утверждению разработчиков, новый процесс
стимулом развития TSV-технологии является не совместного присоединения кристаллов к пла-
меньшая стоимость в сравнении с планарными стине перспективен для производства трехмер-
приборами, а обеспечиваемые ею более высокие ных гетерогенных микросхем.
рабочие характеристики [14]. В задачи программы трехмерной интегра-
ции входит и создание "эталонного процесса"
Программы освоения производства производства трехмерных микросхем памяти
3D-схем с широким интерфейсом, выполненных со сквоз-
Сегодня существует множество методов реа- ными отверстиями диаметром 5 мкм и глубиной
лизации трехмерных микросхем, в том числе 500 мкм. Кроме того, объединенные усилия входя-
и с TSV-межсоединениями. Однако широ- щих в консорциум компаний будут направлены
кое распространение 3D-схем невозможно на создание инструментальных средств САПР
без развитой инфраструктуры и каналов и соответствующих средств тестирования.
98 ЭЛЕК ТР ОНИК А наука | технология | бизнес №5 (00111) 2011Новые технологии www.electronics.ru
Программу по созданию 3D-схем, пригодных Sematech ведет работу по установлению проблем,
для производства, проводит и центр IMEC. В начале связанных с 3D TSV-технологией. В разработке
2011 года IMEC и компания Cascade Microtech стандартов принимают участие многие компа-
заключили соглашения о совместном тестирова- нии, разрабатывающие, производящие, корпу-
нии и измерении характеристик 3D-микросхем, сирующие и тестирующие интегральные схемы,
разработке методов испытаний разрабатываемых в том числе Amkor, ASE, GlobalFoundries, Hewlett-
3D TSV-структур и определении требований к стан- Packard, IBM, Olympus, Qualcomm, Intel, Samsung,
дартам по конструированию и производству 3D ИС Semilab, Tokyo Electron, Xilinx, UMC, а также такие
[16]. Главная цель совместного исследовательского организации, как IMEC, ITRI.
проекта – упрощение испытаний новых конструк- Первоначально в Комитет 3DS-IC войдут три
ций 3D TSV-микросхем. Согласно этому проекту, рабочие группы:
кремниевые пластины будут тестировать зондами • группа выработки стандартов на соединение
с шагом 40 мкм и менее. В ходе программы IMEC пары пластин (BWP). Стандарты этой группы
реализует систему тестирования 3D-схем "под будут разрабатываться на основе специфи-
ключ", которая будет включать зондовую станцию кации SEMI M1 для полированных пластин
и новую зондовую плату для испытания 3D TSV- монокристаллического кремния. Работы
структур компании Cascade Microtech. Зондовые группы будут проводиться под руководством
станция и плата будут использованы для снятия Sematec;
характеристик TSV в пакете кристаллов с целью • группа контроля и метрологии, которая
оптимизации характеристик и надежности инте- должна изучать и создавать новые стандарты,
грированных 3D ИС. позволяющие решать проблемы метрологии
Исследовательский центр CEA-LETI в Гренобле и контроля, выявленные Комитетом 3DS-IC.
(Франция) приступил к освоению производства Руководить работами этой группы должна
3D-устройств на 300-мм пластинах. Партнер компания Semilab;
CEA-LETI – компания STMicroelectronics. Центр • группа создания стандартов на держатели
также планирует привлечь к программе компа- утоненных пластин, которая должна изу-
нию Shinko Electric Industries (Япония) – разработ- чать и создавать новые стандарты для реше-
чика кремниевых монтажных промежуточных ния выявленных 3DS-IC задач. Руководить
пластин. работами этой группы должна компания
Консорциумы образовали по 3D корпусиро- Qualcom.
ванию Институт микроэлектроники (Institute of Готовится создание еще одной рабочей
Microelectronics, IME) Сингапура и по 3D-тематике группы, внимание которой будет направлено
Институт промышленных технологий Тайваня [17]. на определение проблем единичных пластин,
Однако одной из важнейших проблем осво- используемых в процессе интегрирования.
ения производства 3D TSV-микросхем до сих пор Возможным руководителем группы станет ком-
остается отсутствие надлежащих стандартов. пания Applied Materials.
Уже подготовлены проекты первых стандар-
Стандартизация и тестирование тов на параметры пластин и технологических
Многие комитеты и рабочие группы процессов, которые должны быть выпущены
Объединенного технического совета по электрон- в начале 2012 года [18].
ным приборам (JEDEC) и Института инженеров Еще одним решением проблем стандар-
по электротехнике и электронике (IEEE) уже много тизации производства 3D-устройств является
лет работают над созданием основы стандартов учреждение в 2010 году консорциумом Sematech,
на трехмерные интегрированные микросхемы. Ассоциацией полупроводниковой промыш-
С целью ускорения решения этой проблемы в дека- ленности (Semiconductor Industry Association,
бре 2010 года Международная организация про- SIA) и исследовательским консорциумом
изводителей полупроводникового оборудования Semiconductor Research Corp. (SRC) новой про-
и материалов (SEMI) сформировала Комитет стан- граммы реализации 3D-конструирования (3D
дартов на трехмерные пакетированные микро- Design Enablement). Цель программы – стимули-
схемы (Tree-Dimensional Stacked Integrated Circuits, рование деятельности по разработке промышлен-
3DS-IC). Для объединения усилий промышлен- ных стандартов и технических условий на про-
ных компаний и определения особенностей цессы гетерогенной интеграции. В проведении
стандартизации SEMI совместно с консорциумом программы участвуют компании Analog Devices,
№5 (00111) 2011 ЭЛЕК ТР ОНИК А наука | технология | бизнес 99Новые технологии www.electronics.ru
a)
МЭМС
Доля пластин, предназначенных
для производства 3D-устройств
Преобразователи
Память
Программируемые вентильные матрицы
Беспроводные устройства
Процессоры
2009 2010 2011 2012 2013 2014
КМОП-формирователи изображения, 232 млн. долл.
Светодиоды, 2 млн. долл. Рис.6. Структура производства трехмерных схем
Мощные/ВЧ-устройства, 7 млн. долл.
Память, 4 млн. долл.
МЭМС/датчики, 75 млн. долл. Коммерциализация 3D-микросхем
Несмотря на экономический кризис последних
б) лет, инвестиции в такое важное для инноваци-
Пакетированная флеш-память, 325 млн.долл.
онного развития электроники стратегическое
Беспроводные системы в корпусе, 166 млн.долл.
направление, как 3D-интеграция, не прекра-
Логические СнК/СвК
тились. Это подтверждено тем, что, по данным
компании Yole Development, сегодня в дизайн-
центрах, аутсорсинговых компаниях, специ-
ализирующихся в области корпусирования
полупроводниковых приборов, промышленных
компаниях мира установлены и работают (полно-
стью или частично) 15 опытных линий по про-
изводству 3D-микросхем по TSV-технологии на
300-мм пластинах [19]. Наибольшая активность
наблюдается в странах Азиатско-Тихоокеанского
региона (АТР). Благодаря разработкам таких ком-
паний, как Taiwan Semiconductor Manufacturing Co.
МЭМС и датчики, (TSMC), а также аутсорсинг-фирм Amkor, Advanced
431 млн.долл. Semiconductor Engineering (ASE) и STATS ChipPAC
Светодиоды высокой
в 2012 году может начаться производство трехмер-
яркости, 102 млн.долл.
Мощные и аналоговые ных микросхем. Так, крупнейший производитель
устройства, 93 млн.долл. микросхем, компания TSMC, устанавливает на
Модули пакетированных ДОЗУ,
заводе Fab 12 в Хсинчу линию по производству
292 млн.долл.
Логические устройства с модулями 3D-схем по TSV-технологии на 300-мм пластинах
системы памяти в корпусе, 1,751 млрд.долл. и через два–три года намерена приступить к мас-
КМОП-преобразователи изображения, 549 млн.долл. совому производству таких схем [20].
Но не только компании АТР уделяют серьезное
внимание 3D-интеграции. Изучением проблем
Рис.5. Рынок трехмерных электронных устройств трехмерной технологии заняты компании IBM,
в 2009 году (а) и 2015 (б) Intel, Analog Devices, Altera, LSI, On Semiconductor,
Qualcomm, Applied Materials, Samsung, Toshiba,
Altera, LSI, On Semi и Qualcomm. В задачи про- а также такие организации, как IMEC, Институт
граммы входит создание "контрольной сетки" на промышленных технологий Тайваня, консор-
основе 3D-схем различного назначения. циум Sematech и Международная организация
Все эти программы способствуют коммерциа- производителей полупроводникового оборудова-
лизации трехмерных схем. ния и материалов.
100 ЭЛЕК ТР ОНИК А наука | технология | бизнес №5 (00111) 2011Новые технологии www.electronics.ru
Рынок трехмерных микросхем в корпусе, мощных и аналоговых устройств – 20%
Изготовители микросхем уже давно обсуждают (рис.5) [21].
достоинства трехмерных приборов, но за исклю- Компания TechSearch International, которая
чением КМОП-преобразователей изображения отслеживает более 50 программ по созданию
и МЭМС пока 3D-устройства на рынке представ- 3D-электроники, при оценке рынка трехмерных
лены слабо. Поэтому, согласно оценкам ком- устройств настроена столь же оптимистично.
пании Yole Development, в 2009 году на рынок Но отмечает, что трудная работа по переходу
трехмерных схем, объем продаж которого соста- от производства трехмерных МЭМС и датчи-
вил ∼400 млн. долл., в основном поставлялись ков к выпуску других электронных 3D-приборов
КМОП-преобразователи изображения, МЭМС только началась. По оценкам компании, более
и датчики. На рынке был представлен также SiGe 50% пластин, предназначенных для производ-
БиКМОП-усилитель мощности компании IBM, ства трехмерных схем, в 2015 году, по-прежнему,
изготовленный по TSV-технологии. 3D КМОП- пойдут на изготовление КМОП-преобразователей
преобразователи изображения выпустили ком- изображения (рис.6). Это мнение, очевидно,
пании TSMC/Xintec (на сумму 140 млн. долл.), поддерживают и многие эксперты электронной
STMicroelectronics (20 млн. долл.), Samsung, промышленности.
Toshiba (20 млн. долл. каждая) и Aptina (10 млн. Вместе с тем, важное условие широкого рас-
долл.). Объем продаж 3D-микросхемы SiGe усили- пространения трехмерных схем – определение их
теля мощности был равен 5 млн. долл. стоимости.
В 2015 году Yole Development прогнозирует
увеличение объема продаж трехмерных микро- Анализ стоимости 3D ИС
схем до 4,1 млрд. долл. При этом на долю сбо- Анализ стоимости системы на ранних этапах
рок логических схем с модулями памяти при- ее проектирования, когда нет подробной инфор-
дется более 30% продаж, КМОП-преобразователей мации о ней, затруднено. По-видимому, начать
изображения, МЭМС, датчиков и светодиодов анализ стоимости трехмерных устройств целе-
высокой яркости – примерно 30%, трехмерной сообразно с рассмотрения площади кристалла,
памяти и памяти с различными типами запо- длины проводящих линий и требуемого числа
минающих устройств (ДОЗУ, флеш-память NAND- слоев металлизации. При этом стоит оцени-
типа) – примерно 20%, беспроводных систем в кор- вать стоимость обработки пластины и стоимость
пусе, 3D логических систем на кристалле/систем сборки трехмерной конструкции (рис.7) [22].
Модель Модель стоимости Соединение верхних поверхностей/
стоимости соединения соединение верхней
пластины кристаллов/пластин и нижней поверхностей
Стоимость Выход
Выход
Стоимость операции годных
годных
кристалла соединения на операции
кристаллов
кристаллов соединения
Присоединение
Модель стоимости Стоимость тестирования
пластины к пластине/
3D-конструкции исходно годных микросхем
кристаллов к пластине
Стоимость
Уровень тестирования
трехмерных
исходных годных кристаллов
схем на кристалле
Рис.7. Модель оценки стоимости 3D-конструкции
№5 (00111) 2011 ЭЛЕК ТР ОНИК А наука | технология | бизнес 101Новые технологии www.electronics.ru
Таблица 2. Число требуемых металлических слоев в микропроцессоре с 65-нм топологическими нормами
Тип конструкции
Число вентилей,
×106
2D Двухслойная 3D Трехслойная 3D Четырехслойная 3D
5 5 5 5 4
10 6 5 5 5
20 7 6 5 5
50 8 7 7 6
100 10 8 7 7
200 12 10 9 8
Анализ влияния площади 2D-микросхемы используемых в ней вентилей, тем меньше тре-
на ее стоимость, проведенный учеными буется слоев металлизации (рис.8). Таким обра-
Университета штата Пенсильвания при финансо- зом, разбиение кристалла с микросхемой на кри-
вой поддержке компаний Qualcomm и IBM, пока- сталлы меньшей площади может в итоге привести
зал, что чем меньше площадь микросхемы и число к снижению стоимости трехмерной схемы. Но при
оценке стоимости трехмерного устройства, изго-
350.00 11 тавливаемого по TSV-технологии, необходимо
Площадь кристалла, мм2
Площадь исходного кристалла
300.00 10 учитывать не только его площадь, но и допол-
Число слоев металла
Металлический слой 9
250.00 нительную площадь, занимаемую сквозными
8
200.00 отверстиями. При рассмотрении стоимости трех-
7
150.00 мерного процессора, изготовленного по 65-нм тех-
6
100.00 5
нологии с шагом TSV 8 мкм, было показано, что
50.00 4 чем больше "слоев" в 3D-конструкции, тем больше
0.00 3 площадь, занимаемая сквозными отверстиями.
100M 50M 20M 10M 5M В 3D-устройстве малой сложности (5∙106 вентилей)
Число вентилей
с четырьмя слоями микросхем TSV занимают 10%
общей площади кристалла. Однако при увеличе-
Рис. 8. Соотношение числа вентилей, слоев металла нии сложности прибора (например, до 200∙106 вен-
и площади микросхемы тилей) и пакетировании всего двух микросхем TSV
400 12.00%
Изменение площади, занимаемой TSV
350
10.00%
Площадь кристалла, мм2
300 Площадь двухслойной конструкции
8.00%
250 Площадь трехслойной конструкции
Площадь четырехслойной конструкции
200 6.00%
Дополнительная площадь кристалла,
150 занимаемая TSV в двухслойной конструкции
4.00%
100 Дополнительная площадь кристалла,
2.00% занимаемая TSV в трехслойной конструкции
50
Дополнительная площадь кристалла,
0 0.00% занимаемая TSV в четырехслойной конструкции
200M 100M 50M 20M 10M 5M
Число вентилей
Рис. 9. Доля площади кристалла, занимаемой сквозными отверстиями
102 ЭЛЕК ТР ОНИК А наука | технология | бизнес №5 (00111) 2011Новые технологии www.electronics.ru
появятся 3D?" и "Как делать 3D?". Через десять лет
Стоимость
или раньше, оглядываясь на пройденный путь,
Нормализованная цена
соединения микросхем
мы будем спрашивать: "Зачем 2D?".
Стоимость
второй микросхемы
Стоимость
Литература
7. F. von Trapp. 3D: Progressing Past the Powerpoint. –
первой микросхемы
Chip Scale Review, May/June, 2011, p.10–11.
Стоимость
8. Garrou Ph. Elpida Preparing for 3-D Commercialization.
двухмерной конструкции
www.semiconductor.net/article/print/454625
а) б)
9. Гольцова М. Международная конференция ISSCC 2011.
От микросхем больших объемов до имплантируемых
Рис. 10. Снижение стоимости флеш-памяти устройств. – ЭЛЕКТРОНИКА: НТБ, 2011, №3, с.32–45.
микропроцессора при использовании гетерогенной 10. Need really big FPGAs? Xilinx will be taking the
технологии "3D" route for initial Virtex 7 parts. – eda360insider.
wordpress.com/2010/11/16/need-really-big-fpgas-xilinx-
занимают не более 2% общей площади кристалла will-be-taking-the-%E2%80%9C3d%E2%80%9D-route-for-
(рис.9). initial-virtex-7-parts.
Поскольку соединений в каждой микро- 11. Stiller A. 3D Chip technology ready to take off. –www.
схеме, входящей в 3D-конструкцию, меньше, чем multicoreinfo.com/2011/03/3d-chips/
в базовой планарной микросхеме, появляется 12. Garrou Ph. IBM to use water cooling for future 3D IC
возможность удалить один–два металлических processors. –www.electroiq.com/articles/ap/2011/03/
слоя в каждой микросхеме конструкции. Анализ ibm-to-use-water-cooling.html
показал, что чем сложнее (больше интегрируе- 13. Panaitescu F. Macronix International Unveils 3D
мых микросхем) устройство, тем больше можно NAND Flash Breakthrough.– gadgets.softpedia.com/
сокращать число слоев металлизации (табл.2). news/Macronix-International-Unveils-3D-NAND-Flash-
Было также показано, что применение тех- Breakthrough-10332-01.html
нологии создания двухслойного устройства ста- 14. Ramm P. et al. 3D Integration Technology. – EDA
новится экономически целесообразным при пло- Publishing/DTIP 2009.
щади микросхемы 250 мм 2. 15. SEMATECH reports die to wafer bonding progress for 3D
Ученые университета Пенсильвании на при- integration.– www.electroiq.com/articles/ap/2011/03/
мере микропроцессора OpenSPARCT2 с минималь- sematech-reports-die-to-wafer-bonding-progress-for-3d-
ными размерами элементов 65 нм и 11 слоями integratio.html
металлизации, занимающего площадь кри- 16. Cascade Microtech Partners with IMEC for 3D-TSV Probe
сталла 342 мм 2, рассмотрели достигаемое сни- Solutions.– www2.imec.be/be_en/press/imec-news/
жение стоимости при разбиении его на отдель- cascade-html.html
ные модули. Получено, что при выполнении 17. LaPedus M. Momentum builds for 3-D chips. – www.
кэш-памяти микропроцессора на отдельном кри- eetimes.com
сталле число слоев металлизации можно сокра- 18. New 3D Stacked IC Standards Committee at SEMI;
тить с семи до пяти, а стоимость процессора Call for Task Force Volunteers.– www.semi.org/en/
уменьшить на 15% (рис.10). Standards/CTR_042328
Таким образом, анализ стоимости устройства 19. Garrou Ph. 3-D IC Commercialization Continues
на раннем этапе конструирования позволяет опре- Despite Downturn. – Semiconductor International
делить целесообразность его 3D-исполнения. Magazine, March, 2010. – www.allitwares.com/
featured-articles-body-3-D-IC-Commercialization-
*** Continues-Despite-Downturn-109-1.html.
Проблемы трехмерной интеграции не мешают 20. TSMC to ramp new 12-inch fab.– www.simmtester.com/
развитию этой перспективной технологии. Их page/news/shownews.asp?num=13834
решения, скорее всего, следует рассматривать 21. 3D Integration Infrastructure & Market Status.– www.
как "возможности", способствующие завоеванию suss.com/fileadmin/files/company/events/1.Yole%20
новых рынков. Три года назад, сталкиваясь с про- Developpement_3D%20Integration%20Infrastructure%20
блемами трехмерной интеграции, мы спраши- and%20Market%20Status.pdf
вали: "Зачем 3D?". Сегодня, в ходе успешного осво- 22. PFTLE 120 3-D IC System Level Cost Analysis. – pftle.
ения этой технологии, основные вопросы – "Когда net/?p=119/
№5 (00111) 2011 ЭЛЕК ТР ОНИК А наука | технология | бизнес 103Вы также можете почитать
